前几天一直认为是串口线或者板子接口的问题，经过前两天排查，确定可能是时钟的问题，因为复位一次时钟，就会有数据正确地从串口读出。开始怀疑V4板子系统时钟是否是100MHz，确认无误后，将重点放到了DCM模块上，因为注意到了一个这样的警告：

WARNING:Timing:3158 - The DCM, DCM_AUTOCALIBRATION_instance_name/DCM_ADV_INST/instance_name/DCM_ADV_INST, has the  attribute CLK_FEEDBACK set to NONE.  No phase relationship exists between the input and output clocks of this DCM.   Data paths between these clock domains must be constrained using FROM/TO constraints.

意思是DCM没有提供反馈信号，使输入时钟和输出时钟在相位上没有建立联系。

发觉可能是因为自作聪明在生成将DCM IP核的时候去掉了几个管脚引起的问题。重新生成DCM模块，加入反馈信号，置空，问题解决，串口测试模块传回正确的数据显示在串口界面中。也许其他程序中的问题也由此引起，有待进一步排查。